조셉 사위키(Joseph Sawicki) 지멘스EDA 수석부사장은 14일 온라인으로 진행된 ‘지멘스 EDA 포럼 서울 2021’에서 차세대 반도체 환경을 위한 비전을 제시했다. 

 

사위키 지멘스EDA 수석부사장은 기조연설을 통해 “업계 분석가들은 반도체 부문의 매출이 2030년대 초에는 수 조 달러라는 놀라운 실적을 달성할 것으로 예측하고 있다. 그러나 차세대 SoC는 복잡한 시스템이 될 것이므로 소프트웨어 성능이 갈수록 더 반도체의 성공 여부를 좌우하게 될 것이다”라며 “이러한 환경에서 지속가능성을 위해 ‘실리콘에서 시스템까지(Silicon to systems)’라는 비전이 필요하다”고 강조했다.

 

‘실리콘에서 시스템까지’는 기술과 설계 그리고 시스템 전반을 아우르는 지멘스 EDA의 비전이다. ▲새로운 노드와 3D 통합을 위한 기술 스케일링(technology scaling) ▲기술 스케일링에 의해 제공되는 추가 기능 활용을 위한 설계 스케일링(design scaling) 그리고 ▲전체 시스템에 탑재되어 있는 칩들의 디지털 트윈을 효과적 검증을 위한 시스템 스케일링(system scaling)을 담고 있다. 여기에, 인공지능과 머신러닝 그리고 더욱더 복잡해지는 반도체 성공 여부를 좌우할 강력한 소프트웨어가 하모니를 이루며 융합하는 것이다. 

 

 

 

■ 성능 향상을 위한 기술 스케일링

아키텍처와 설계 프로세스의 통합 최적화, 툴과 창의적인 설계 및 EDA 툴의 결합이 이루어짐에 따라, 종말을 맞이하고 있는 노드 개발이 활기를 띄고 있다. 이제는 5nm에서 3.5nm로, 그리고 2nm를 거쳐 1.5nm로 나아갈 수 있게 된 것이다. 이에 따라 CPU 성능은 10배나 향상되었으며, GPU 성능은 23배나 향상되었다.

이러한 바탕에는 기술 스케일링이 있다. 지난 수년간의 연구를 통해 DFT(Design For Test)에서 얻은 실패 데이터를 활용해 불량 칩을 체크하고 성능 타협 없이 정확성을 제공하거나 이를 달성하기 위해 필요한 실행 시간을 획기적으로 줄일 수 있도록 머신러닝을 효과적으로 활용하고 있다.  

또한 포스트 실리콘은 물론 설계가 진행되는 동안 문제를 야기하는 요인들을 결부시켜 예측하는 것이다. 파운드리로부터 패턴 매핑, 결함, 고장 분석 등을 통해 비용 효율적인 결과를 얻고 있다. 

 

■ 성능 극대화를 위한 설계 스케일링

에지 기반 AI의 핵심 요소로 달러 및 와트당 성능이다. 

상위수준 합성(HLS)을 통해 이러한 칩을 구조적으로 적절한 수준에서 설계할 수 있다. 즉, 구조를 기술하고 레지스터 간의 데이터 흐름 관리 방법을 기술하는 RTL을 설계하는 대신, 아키텍처 수준인 C, 시스템 C 및 C+ 수준에서 설계 작업을 수행할 수 있도록 한다. 

특히, 엔지니어들이 적은 자원으로 복잡한 칩의 전력, 성능, 면적(PPA)을 최적화하도록 지원하는 것이다. 

 

■ 효율적인 검증을 위한 시스템 스케일링

비좁은 공간에서 보다 높은 성능을 요구하는 등 단일 칩에서 전자장치 통합의 복잡성으로 인해 ‘검증’은 매우 까다로워졌다.

에뮬레이트 및 디버깅 그리고 모니터링과 평가 소프트웨어를 통해 동적 전력, 버스 경합 등을 체크하면서도 안드로이드를 부팅하거나 전체 시스템에서 모델링 된 실제 칩에 대해 AI를 이용해 피처를 파악할 수 있어야 한다.

지멘스 EDA는 이러한 안전성 및 보안은 물론 감지 및 작동 분야와 결합시키는 방안을 적극 모색하고 있으며, 구조 설계에 대한 내장형 자체 테스트(BIST)를 수행해 해당 칩이 여전히 정확하게 기능하고 있는지 확인할 수 있도록 확장하고 있다. 

 

사위키 수석부사장은 “디지털화 추세는 반도체 산업의 혁신 속도에 힘입어 모든 사업 분야 전반에 추진력을 제공하고 있다”며 “지멘스EDA의 스케일링을 통해 우리의 매출과 작업 방식을 견인하고 이 산업 분야에 활력을 가져오는 등 시장에 가치를 제시할 수 있는, 새로운 기회를 제공한다”고 강조했다. 

 

피엔에프뉴스 pnfnews@pnfnews.com